3D Fabric先进封装技术的基本定义

3D Fabric是3D硅堆叠和先进封装技术的关键组成部分，由台积电推出。随着芯片制造技术发展，摩尔定律逐渐受限，在2010年代后，线宽接近原子尺寸，微细化速度放缓且前沿制造技术成本升高，设计方法转向多芯片模块。在这种情况下，3D Fabric这种将多枚芯片纵向堆叠（3D）以及横向排列连接的技术受到关注，它能够不依赖微细化提高半导体的功能 。

3D Fabric先进封装技术的特点

• 多层堆叠与高密度集成

• 与传统二维芯片把所有模块放在平面层不同，3D Fabric中的三维芯片允许多层堆叠。例如台积电的系统整合单芯片（SoIC）多芯片3D堆叠技术，可把很多不同性质的临近芯片整合在一起。SoIC技术采用硅穿孔（TSV）技术，能达到无凸起的键合结构，直接透过微小孔隙沟通多层芯片，在相同体积内增加多倍以上的性能。SoIC - P基于18 - 25μm间距μbump堆叠，适用于对成本敏感的应用；SoIC - X基于无扰动堆叠，主要针对高性能计算（HPC）应用，其晶圆上芯片堆叠方案具有4.5至9μm键距，并已在台积电用于HPC应用的N7技术上量产。这种堆叠方式使得芯片在有限的空间内集成更多的功能和组件，实现高密度集成 。

• 高性能的连接性

• 3D Fabric技术为芯片I/O提供了强大的键合间距可扩展性，从而实现高密度芯片间互连。键距从低于10µm的规则开始，与当前业界最先进的封装解决方案相比，短芯片到芯片连接具有更小的外形尺寸、更高的带宽、更好的电源完整性（PI）、信号完整性（SI）和更低的功耗。这意味着芯片之间的数据传输速度更快、更稳定，并且在电力供应和信号传输方面的表现更优，有助于提升整个芯片系统的性能 。

• 异构集成能力

• 能够将同构和异构小芯片集成到单个类似SoC的芯片中。该芯片具有更小的占地面积和更薄的外形，可以整体集成到先进的晶圆级系统集成（WLSI，又名CoWoS服务和InFO）中。从外观上看，新集成的芯片就像通用的SoC芯片一样，但嵌入了所需的异构集成功能。例如可以将不同功能如逻辑芯片、存储芯片等集成在一起，满足多样化的功能需求 。

• 
  

3D Fabric先进封装技术的应用领域

• 高性能计算（HPC）领域

• 2.5D CoWoS平台可为人工智能、机器学习和数据中心等HPC应用集成高级逻辑和高带宽内存。对于需要集成高级逻辑和高BM（高带宽内存）的HPC应用程序，CoWoS家族能满足其需求，台积电已支持来自超过25个领域的140多种CoWoS产品，并且所有CoWoS解决方案的中介层尺寸都在增加，以便能集成更先进的硅芯片和HBM堆栈，满足更高的性能要求，如正在开发的一种CoWoS解决方案，具有高达6倍光罩尺寸（约5,000平方毫米）的RDL中介层，能够容纳12个HBM存储器堆栈。此外，InFO - 2.5D支持HPC chiplet集成 。

• 移动应用领域

• InFO - POP和InFO - 3D支持移动应用。自2016年以来，InFO - POP一直在为高端移动设备量产，并且可以在更小的封装尺寸中容纳更大、更厚的SoC芯片。对于HPC应用，无基板InFO_M支持高达500平方毫米的小芯片集成，适用于对外形尺寸敏感的应用。在移动设备追求更小体积、更高性能和更低功耗的趋势下，3D Fabric技术能够满足这些需求，提升移动设备的整体性能，如苹果可能已经将台积电的3D Fabric先进封装技术应用于M1处理器上，带来了显著的节能效果 。

• 物联网与客户端应用

• 3D Fabric中的SoIC - P基于18 - 25μm间距μbump堆叠，适用于对成本敏感的物联网、客户端等应用。在物联网设备大量普及，且客户端设备（如个人电脑等）对于成本、性能和功耗都有一定要求的情况下，该技术有助于提升这些设备的性价比和性能表现 。

3D Fabric先进封装技术的发展历程

• 技术起源与早期发展

• 3D Fabric技术中的3D硅堆叠技术可追溯到2018年4月。当时，台积电在美国加州圣塔克拉拉（Santa Clara）第二十四届年度技术研讨会上，首度对外界公布创新的系统整合单芯片（SoIC）多芯片3D堆叠技术，这一技术被视为可实现3DIC的高阶封装技术，甚至有望将三星甩在后面。SoIC技术作为3D Fabric技术的重要组成部分，其采用的硅穿孔（TSV）技术是3D芯片堆叠技术的关键，这种技术可以达到无凸起的键合结构，为后续的发展奠定了基础 。

• 技术扩展与完善

• 随着时间的推移，台积电不断在3D Fabric技术上进行扩展和完善。在3D硅堆叠部分，台积电正在TSMC - SoIC系列中添加基于微凸点的SoIC - P，以支持更多对成本敏感的应用。同时，2.5D CoWoS平台不断发展，以满足人工智能、机器学习和数据中心等HPC应用对于集成高级逻辑和高带宽内存的需求；InFO技术也在移动应用和HPC chiplet集成方面持续优化。2022年，台积电已经在芯片封装技术方面积累了丰富的成果，如CoWoS、InFO等核心技术。到了2023年6月8日，台积电宣布先进后端六厂（Advanced Backend Fab6）正式启用，采用3D Fabric技术，为系统集成技术的量产做好准备，这标志着3D Fabric技术走向了新的阶段，从技术研发向大规模量产迈进 。

3D Fabric先进封装技术的优势和局限性

• 优势

• 在不同的应用领域，如高性能计算、移动应用、物联网等，3D Fabric技术都能通过其不同的技术组成部分（如CoWoS平台、InFO技术、SoIC系列等）满足相应的性能、尺寸、功耗等需求。例如在移动应用中，InFO - POP和InFO - 3D可以在更小的封装尺寸中容纳更大、更厚的SoC芯片，满足移动设备对于小型化和高性能的要求 。

• 对于产品架构师而言，3D Fabric技术提供了更多的设计选择。客户可以将宝贵的开发资源和时间集中在运用最先进的台积电半导体工艺设计出更快、功能更强大的运算核心，同时将技术模块重新使用于成本效益更高且不会频繁改变或扩大规模的成熟半导体工艺，从而加快创新速度，并缩短新产品的上市时间 。

• 一方面，SoIC - P这种基于18 - 25μm间距μbump堆叠的技术适用于对成本敏感的应用，如移动、物联网、客户端等，可以在控制成本的前提下实现较好的性能。另一方面，3D Fabric技术提供了将不同功能的芯片（如同构和异构小芯片）集成到单个类似SoC芯片中的能力，这种异构集成的灵活性可以让芯片设计根据不同的应用场景进行定制化，提高了芯片的复用性，降低了研发成本。例如客户可以在更成熟、成本更低的半导体工艺上重新使用那些不会经常更改或扩展的模块（如模拟/输入输出/射频技术），并专注于在台积电最先进的半导体工艺上扩展逻辑设计，然后使用3D Fabric将其与特殊工艺小芯片整合到单一产品当中 。

• 通过3D堆叠技术，芯片可以在垂直方向上进行多层堆叠，大大提高了芯片的集成度。例如SoIC技术可以整合不同性质的临近芯片，实现了在相同体积下性能增加多倍的效果。同时，芯片间的连接键距小，具有更高的带宽、更好的电源完整性（PI）、信号完整性（SI）和更低的功耗，这使得数据传输更快、更稳定，芯片运行效率更高，满足了如高性能计算、人工智能等领域对于高性能芯片的需求 。

• 性能提升显著

• 成本效益与灵活性

• 加速产品上市时间

• 满足多样化需求

• 局限性

• 3D Fabric技术的异构集成特性意味着需要将不同功能、不同工艺制造的芯片集成在一起，这就要求在芯片设计阶段进行更为复杂的规划和设计。例如，不同芯片之间的接口兼容性、信号传输的协调、电源分配的合理性等都需要精心设计，以确保整个芯片系统能够正常工作。

• 由于芯片多层堆叠，使得单位体积内的热量产生更为集中，散热难度加大。如果散热问题不能得到有效解决，可能会导致芯片温度过高，从而影响芯片的性能和寿命。虽然目前有一些散热技术和设计方法，但在3D Fabric技术不断提高集成度的情况下，散热仍然是一个需要持续关注和解决的挑战。

• 3D Fabric技术涉及到多层芯片的堆叠、硅穿孔（TSV）技术、异构芯片的集成等复杂的工艺和技术，这对制造工艺和设备的要求极高。例如TSV技术需要精确地在硅片上制造微小的穿孔，并且要保证穿孔的质量和稳定性，在多层堆叠时还要确保各层之间的对准精度，任何一个环节出现问题都可能影响整个芯片的性能和可靠性。

• 技术复杂性高

• 散热问题

• 设计难度大

3D Fabric先进封装技术的未来趋势

• 与其他技术的融合发展

• 随着半导体技术的不断发展，3D Fabric技术有望与其他先进技术进行融合。例如，与小芯片（Chiplet）技术的结合将更加紧密。小芯片技术是将复杂的芯片功能分解为多个较小的芯片模块，然后通过先进封装技术进行集成。3D Fabric的3D堆叠和异构集成能力可以为小芯片的集成提供更好的解决方案，实现更高性能、更低成本的芯片系统。此外，与新材料的结合也可能是一个趋势，新的材料可能会改善3D Fabric技术中的散热问题、提高电气性能等 。

• 向更高集成度和性能发展

• 在市场对高性能芯片需求不断增长的推动下，3D Fabric技术将朝着更高的集成度和性能方向发展。这可能包括进一步缩小芯片间的键距、增加堆叠的层数、提高芯片间的通信带宽等。例如，继续优化SoIC技术中的TSV技术，实现更密集的芯片连接，从而在更小的体积内集成更多的功能和更高的性能。同时，随着人工智能、5G通信、高性能计算等应用的不断发展，对于芯片的性能要求也会越来越高，3D Fabric技术需要不断创新以满足这些需求。

• 标准化与产业联盟推动发展

• 目前，像英特尔于2022年3月邀请台积电、三星、AMD、微软、谷歌、日月光等大厂共同组成及推动UCIe小芯片联盟，有助于小芯片资料传输架构的标准化。未来，3D Fabric技术也可能会受益于类似的产业联盟和标准化工作。通过制定统一的标准，可以降低不同厂商之间的协作成本，提高3D Fabric技术在整个半导体产业中的通用性和兼容性，推动3D Fabric技术在更多的厂商和产品中得到应用。

先进封装-芯片封装清洗介绍

·          研发的水基清洗剂配合合适的清洗工艺能为芯片封装前提供洁净的界面条件。

·         水基清洗的工艺和设备配置选择对清洗精密器件尤其重要，一旦选定，就会作为一个长期的使用和运行方式。水基清洗剂必须满足清洗、漂洗、干燥的全工艺流程。

·         污染物有多种，可归纳为离子型和非离子型两大类。离子型污染物接触到环境中的湿气，通电后发生电化学迁移，形成树枝状结构体，造成低电阻通路，破坏了电路板功能。非离子型污染物可穿透PC B 的绝缘层，在PCB板表层下生长枝晶。除了离子型和非离子型污染物，还有粒状污染物，例如焊料球、焊料槽内的浮点、灰尘、尘埃等，这些污染物会导致焊点质量降低、焊接时焊点拉尖、产生气孔、短路等等多种不良现象。

·         这么多污染物，到底哪些才是最备受关注的呢？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种成分，焊后必然存在热改性生成物，这些物质在所有污染物中的占据主导，从产品失效情况来而言，焊后残余物是影响产品质量最主要的影响因素，离子型残留物易引起电迁移使绝缘电阻下降，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大，严重者导致开路失效，因此焊后必须进行严格的清洗，才能保障电路板的质量。

·          运用自身原创的产品技术，满足芯片封装工艺制程清洗的高难度技术要求，打破国外厂商在行业中的垄断地位，为芯片封装材料全面国产自主提供强有力的支持。