利用小芯片的 3D-IC 很可能成为一种成本更低的解决方案

发布时间：2023-12-18 👁 2321 Tags：3D-IC 2.5D 3D 封装

当 2.5D 和 3D 封装最初被构想出来时，普遍的共识是只有最大的半导体公司才能负担得起，但开发成本很快就得到了控制。在某些情况下，这些先进的封装实际上可能是成本最低的选择。

对于堆叠芯片，每个芯片都被视为一个完整的功能块或子系统。将来，这将包括小芯片。当今最著名的示例是高带宽存储器 (HBM)，但还有许多其他示例，其中系统公司将系统分解为多个芯片。在本文中，我们讨论的堆叠芯片可能是存储器上的逻辑或逻辑上的逻辑，但不包括使用垂直堆叠晶体管构建的设计，或单个功能折叠在多个芯片上的设计。

3D-IC的早期采用很大程度上是基于必要性。“单个整体芯片已经达到了其掩模版极限，“如果有人可以将所有功能集成到一个芯片中，他们仍然会尝试实现这一目标。但技术的发展以及您需要适应的所有功能意味着这变得越来越困难。自然级数是 2.5D 和 3D。

过去十年来，业界一直在使用多芯片模块(MCM)，他们使用基板连接从一个芯片转移到另一个芯片。如果您有少量信号需要在芯片之间传输，那么这很好。但是，当您需要与一堆其他芯片进行通信时，就需要中介层而不仅仅是基板。他们可以将芯片分成更小的部分，并且可以通过中介层进行通信。中介层可以是有机的，也可以是硅的，这仅取决于芯片设计的应用。”

从设计的芯片化中获得的主要好处之一是灵活性。你曾经设计过16核芯片，后来又设计了64核芯片。它们是来自不同团队的单独设计。现在他们只是将 CPU 核心设计为小芯片，然后将 16 或 32 个它们放在中介层上。只是中介层发生了变化，但小芯片保持不变。这为他们提供了很大的灵活性，可以开发出所有使用相同基本构建模块的衍生产品，因此灵活性才是他们真正看重的。”

随着时间的推移，这也可以节省成本。“假设您有一个不需要重新定位到 5nm 的模块，或者无法从中受益的内存，“它已经完成了 7 纳米所需的一切，所以就留在那里吧。在许多情况下，您可以保留中介层原样，只需重新连接新的东西即可。这将降低引入更好的节点或流程的成本。当您在特定工艺节点迭代一系列零件时，它还应该为您带来一定程度的免疫力。”

正确评估总成本可能很困难。“尽管还有更多工作要做，但仍具有成本优势，“业界一直致力于通过片上通信将尽可能多的东西放入单个芯片中，从而使距离非常短。但当分解时，我们实际上走的是另一条路。我们正在芯片外进行通信。您必须确保不会失去过去在性能方面所获得的优势。”

额外成本

还需要新的工具和技能。“您需要一个机械工具来分析 3D 堆栈中的剪切应力你需要一个热工具。您需要一个 3D 电磁工具来分析中介层上的长走线。这些都会增加成本，即使对于数字化人员来说也是如此。芯片设计中一直存在 EM，但它是为 RF 人员设计的，而不是为普通芯片设计人员设计的。总是有热量，但包装团队的人负责检查以确保一切正常。现在所有这些工具都已成为主流流程的一部分。”

中介层需要芯片和 PCB 类型技能。“必须有人设计中介层，”他说。“它看起来像一个巨大的芯片，但它的速度非常高，芯片的传输距离很长，至少有几毫米。这变成了一个 EM 问题。即使您不是射频设计师，也必须像具有完全电磁耦合的高速电路一样分析高速信号。有些人尝试从 PCB 方面着手，但他们没有能力处理中介层上的数万根电线。”

此外，还有一些新条件您必须注意。“如果您着眼长远，可能会重复使用小芯片，则必须考虑不同的边界条件，”“也许你在芯片顶部放置了一些东西，或者你可能在坚硬的中介层上放置了一些非常靠近芯片本身的东西。也许它是硅，会产生应力——不仅是热引起的应力，还有在制造和使用产品时产生的机械应力。有很多新领域和有趣的问题。对于热能，您不必是火箭科学家也会想到，如果您有一些很热的东西，并且将它贴在其他很热的东西旁边，则需要对其进行管理，以确保它在产品的使用寿命内发挥作用”。

但这也不全是坏消息。“由于分而治之，测试成本将会降低，现在您不再是使用单个大的整体芯片，而是将其分解成更小的碎片，形成小芯片或芯片。您可以并行执行以前无法执行的操作。并行性将缩短您的上市时间，提高结果质量，因此您可以专注于如何通过并行工作来更有效地改进这一点。随着时间的推移，随着标准的发挥作用，这会变得更好。IEEE 1838 等标准描述了如何在堆栈之间进行通信，它们还包括一个灵活的并行端口，您可以通过它与它们进行通信。它是你在 2D 中按层次结构所做的事情的延伸。”

以不同的方式思考

采用的某些方面需要改变思维过程或方法。商业小芯片将作为黑盒出售，但如果它们是从不同的供应商购买或在不同的代工厂生产的，这些小芯片的特性可能会有所不同。此外，商业小芯片预计可在各种应用和用例中工作，收集和分析所有相关数据需要时间。

尤其是架构，必须考虑基本水平的不确定性。“如果行业采用跨小芯片分层设计的超级 NoC，则尤其如此，这意味着自上而下的设计。” “这一步骤类似于共同设计需要协同工作的各种小芯片，主要用于高度复杂的基于小芯片的结构，较少用于第三方小芯片市场的生态系统。

当您不完全了解边界条件时，您可能必须进行过度设计才能使其可重用。“对于那些正在构建小芯片并在自己的公司内重复使用它们而不是向外部出售小芯片 IP 的大公司来说，这可能更容易管理。“但如果你想象在未来你可以购买裸芯片，将超细间距作为小芯片集成到你的系统中，那么事情就必须以不同的方式设计，就像 IP 设计一样。”

接口也成为一个重要的讨论。“你们是否有某种用于垂直通信的协议，例如你的选择取决于设计，并涉及如何处理时序等问题。一些公司宁愿没有太多的 PHY 和协议开销，因为如果您使用混合绑定，它实际上是一个缓冲区。如果您有数万或数十万个连接，我不确定您是否需要这些信号的协议开销。也许你会有一些计时协议。”

其他人正在研究更重要的协议。“一些公司正在寻求 UCIe 标准，还有其他标准正处于工作组阶段，试图决定如何进行测试或维修。业界正试图通过制定标准来减轻系统层面的负担，让每个设计者或团队都能够遵守标准，然后系统层面的组装变得更加方便。”

这些连接组件必须经过验证，并且可能是从 IP 公司购买的。“连接需要得到确认，在真正开放的生态系统中，双方的 NoC 协议需要反映相同的功能。” “用户可能会说，‘我需要读取数据分块。’ 我的控制器如何支持它？两个小芯片在 AXI 实现中都具有该功能吗？最终，业界可能会看到 UCIe 插头盛宴，就像 PCIe 那样。他们只会更多地参与其中，因为本身没有插头。在专有环境中，当设计团队拥有连接的两端时，他们可以协商并调整适合其设计的支持。”

自动化会有所帮助。“如果我们想充分利用 3D 系统，我们需要提供自动化，几年来，所有手动完成的封装步骤都将实现自动化。这是相当新的，因为自电子技术诞生以来，这些层并没有享受到太多的自动化。”

对于一些公司来说，由于设计尺寸或可制造性问题，分解已变得必要。但它也可以用于商业优势，快速、廉价地创建多种产品变体。随着时间的推移，不同技术的异构集成将会带来额外的好处。第三方小芯片存在一个可行的市场，这使得许多问题得以解决并开发出合适的方法。问题是有多少其他函数可以成功效仿这个例子？虽然如今的开发成本较高，但有大量证据表明这些成本正在迅速下降，而利用小芯片的 3D-IC 很可能最终成为一种成本更低的解决方案。但对于许多人来说，创建单个骰子仍然是他们选择遵循的道路。

芯片封装清洗：

研发的水基清洗剂配合合适的清洗工艺能为芯片封装前提供洁净的界面条件。

水基清洗的工艺和设备配置选择对清洗精密器件尤其重要，一旦选定，就会作为一个长期的使用和运行方式。水基清洗剂必须满足清洗、漂洗、干燥的全工艺流程。

污染物有多种，可归纳为离子型和非离子型两大类。离子型污染物接触到环境中的湿气，通电后发生电化学迁移，形成树枝状结构体，造成低电阻通路，破坏了电路板功能。非离子型污染物可穿透PC B 的绝缘层，在PCB板表层下生长枝晶。除了离子型和非离子型污染物，还有粒状污染物，例如焊料球、焊料槽内的浮点、灰尘、尘埃等，这些污染物会导致焊点质量降低、焊接时焊点拉尖、产生气孔、短路等等多种不良现象。

这么多污染物，到底哪些才是最备受关注的呢？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种成分，焊后必然存在热改性生成物，这些物质在所有污染物中的占据主导，从产品失效情况来而言，焊后残余物是影响产品质量最主要的影响因素，离子型残留物易引起电迁移使绝缘电阻下降，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大，严重者导致开路失效，因此焊后必须进行严格的清洗，才能保障电路板的质量。

运用自身原创的产品技术，满足芯片封装工艺制程清洗的高难度技术要求，打破国外厂商在行业中的垄断地位，为芯片封装材料全面国产自主提供强有力的支持。

推荐使用水基清洗剂产品。

上一篇：车规级芯片未来的发展方向和机会所在与车规级芯片清···

下一篇：三防漆清洗剂之三防漆的作用