PoP堆叠组装关键技术与PoP叠层封装清洗

堆叠组装，英文为Package-on-Package(PoP)。简而言之，就是采用两个或两个以上的BGA(球栅阵列封装)堆叠而成的一种封装方式。一般PoP叠层封装结构采用了BGA焊球结构，将高密度的数字或混合信号逻辑器件集成在PoP封装的底部，满足了逻辑器件多引脚的特点。

PoP作为一种新型的高集成封装形式，主要应用在智能手机、数码相机等便携式电子产品中，作用非常广泛。

PoP 关键技术如下所述。

（1） PoP 作为高度集成的 3D 封装体，对于封装及圆片的厚度有着更高的要求（低于 100um)。因而对减薄工艺提出了更高的要求，需严格控制并避免出现圆片破裂和芯片裂纹等问题，而且对于厚度薄于 100wm 的圆片进行切割时，易造成芯片剥离蓝膜。

（2）由于封装集成度高，信号端口之间的间距更小 （小于 0.3mom)，所以对于植球工艺提出了更高的要求，需要更高精度的植球机，严格控制对推工艺精度。

(3）POP 对于成品的厚度要求较高，需要将塑封控制在较薄的厚度范围内，因而必领通过实验选择最佳的塑封材料，以及塑封和固化参数，以避免发生不完全塑封、塑封体内的孔洞，以及塑封材料与圆片及基板之问分层等问题。

（4）作为目前应用较为广泛的 MLP-POP，塑封后的激光钻孔尤为重要，因此需要控制好激光脉冲的能量、脉冲宽度、重复频率、对位，从而控制好钻孔的尺寸、形状、位置等，更好地实现上、下封装体的叠封，如图所示。

(5） PoP作为高度集成的两个封装体的叠加，对于上、下封装体的翘曲有着较高的要求，应尽量使上、下封装体具有相同的翘曲方向，从而实现叠加上的一致性。对于封装体翘曲过大的情况，需要更好地控制香加时的锡膏量。进行新产品评估时，需要专门评估分析上、下封装体的翘曲数据。

POP 主要是针对移动设备而发展起来的系统集成3D封装，其结构主要有如下特点。

(1）存储器件和逻辑器件可自由组合，并可单独进行测试或替换，保障了成品率。

(2）POP 在垂直方向上实现堆叠，节省占板面积，提高了系统封装密度

PoP堆叠芯片清洗：PoP堆叠芯片/Sip系统级封装在mm级别间距进行焊接，助焊剂作用后留下的活性剂等吸湿性物质，较小的层间距如存有少量的吸湿性活性剂足以占据相对较大的芯片空间，影响芯片可靠性。要将有限的空间里将残留物带离清除，清洗剂需要具备较低的表面张力渗入层间芯片，达到将残留带离的目的。 研发的清洗剂具有卓越的渗入能力，以确保芯片间残留活性剂被彻底清除。

为您提供PoP堆叠芯片水基清洗全工艺解决方案。

针对先进封装产品芯片焊后封装前，基板载板焊盘、电子制程精密焊后清洗的不同要求， 在水基清洗方面有比较丰富的经验，对于有着低表面张力、低离子残留、配合不同清洗工艺使用的情况，自主开发了较为完整的水基系列产品，精细化对应涵盖从半导体封装到PCBA组件终端，包括有水基清洗剂和半水基清洗剂，碱性水基清洗剂和中性水基清洗剂等。具体表现在，在同等的清洗力的情况下， 的兼容性较佳，兼容的材料更为广泛；在同等的兼容性下， 的清洗剂清洗的锡膏种类更多（测试过的锡膏品种有ALPHA、SMIC、INDIUM、SUPER-FLEX、URA、TONGFANG、JISSYU、HANDA、OFT、WTO等品牌；测试过的焊料合金包括SAC305、SAC307、6337、925等不同成分），清洗速度更快，离子残留低、干净度更好。

想了解更多关于先进封装产品芯片清洗的内容，请访问我们的“先进封装产品芯片清洗”产品与应用！