Chiplets小芯片的优势应用与芯片封装清洗

对于 Virtex-7 2000T，使用硅中介层将四个 28 纳米 FPGA 小芯片组装到一个封装中，使 Xilinx 能够构建更大的 FPGA，这可以通过单片 28 纳米芯片实现。中介层允许半导体制造商通过将大型芯片组装成比单个芯片可能更大的马赛克来超越晶圆步进机的光罩限制。

Virtex-7 580HT 删除了 Virtex-7 2000T 的四个 FPGA 小芯片之一，并用 28Gbps 收发器小芯片取而代之，当时无法使用主流 28nm 数字 CMOS 工艺制造 28Gbps 收发器FPGA小芯片。

因此，小芯片提供的第二个优势是能够混合和匹配使用不同工艺节点制造的芯片，很可能来自不同的代工厂。与主流和前沿数字工艺节点明显不同的重要工艺节点包括模拟工艺、内存工艺（例如 DRAM 工艺，特别是高带宽内存（HBM）内存堆栈的形式）和高电流或高电压工艺——尤其是特殊工艺，例如用于光子学的砷化镓 (GaAs) 和用于功率半导体的碳化硅 (SiC)。

然而，商业小芯片的生态系统——来自许多供应商的小芯片市场可以由多个封装供应商轻松混合搭配到多芯片 SoC 中——尚未出现。

chiplet 的使用在很大程度上仅限于个别芯片制造商，例如 AMD，该公司于 2022 年完成了对 Xilinx 的收购并采用了其 chiplet 技术；英特尔率先在 2016 年推出的 Stratix 10 FPGA 中采用了自己专有的 EMIB（嵌入式多芯片互连桥）和 AIB（高级接口总线）小芯片封装技术。

在 AMD 和英特尔的案例中，chiplet 都被证明非常成功，以至于 chiplet 技术的使用现在已经遍及公司各自的产品线，包括他们的旗舰处理器产品。

在最极端的例子中，英特尔通过在其 Ponte Vecchio GPU（现在称为数据中心 GPU Max）的设计中加入 47 个有源小芯片（英特尔更喜欢称它们为“tile”），创建了一个封装中包含超过 1000 亿个晶体管的 IC系列）用于高性能计算应用，这对于单片芯片目前是不可行的。

阻碍小芯片广泛商业化的因素之一是缺乏物理和电气接口标准。

英特尔将 AIB 作为开源标准提供，现已由 CHIPS 联盟联盟正式确定，但还有其他竞争性提案。两个领先的小芯片接口标准包括名称奇怪的“bunch of wires”(BoW)、开放计算项目 (OCP) 基金会倡导的开放式芯片到芯片 (D2D) 互连规范，以及通用小芯片互连高速 (UCIe )，一种不同的 D2D 互连开放规范，由 AMD、Arm、ASE Group、谷歌云、英特尔、Meta、微软、高通、三星和台积电共同开发。

当英特尔首席执行官 Pat Gelsinger 在去年的英特尔创新活动中讨论他的公司参与 UCIe 联盟时，该联盟有 80 名成员。仅仅几个月后，这个数字已经上升到 100 多家会员公司。

接口布线规范是一回事，但高速 SerDes PHY（以多 Gbps 速率在这些布线上推送比特所需的物理层信号规范）又是另一回事。显而易见的串行协议候选者——以太网和 PCIe——都设计用于在比 D2D 互连所需的信号路径长得多的信号路径上运行。因此，现有的封装到封装、板到板和盒到盒信令方案每比特传输消耗太多功率，因此被认为不适合作为 D2D 互连标准。